Considere un procesador de 3 GHz (gigahercios) con una canalización de tres etapas y latencias de etapa v1, v2 y v3 tales que
v1 = 3v2/4 = 2v3. Si la etapa de canalización más larga se divide en dos etapas de canalización de igual latencia, la nueva frecuencia es _________ GHz, ignorando los retrasos en los registros de canalización
(A) 2
(B) 4
(C) 8
(D) 16
Respuesta: (B)
Explicación : Respuesta es B
Consider this pipeline (V1) --> (V2) --> (V3) Can be written as (V) --> (4V/3) --> (V/2) Where given V = V1 = 3V2/4 = 2V3
La etapa más grande es la etapa 2 con un tiempo requerido de 4V/3 segundos. La velocidad del procesador está limitada solo por esta etapa. De hecho, esta es la velocidad del procesador.
La frecuencia dada es 3Ghz, lo que significa que el procesador puede ejecutar
3 Giga clock cycle.... in 1 second Or 1 clock cycle .....in (1/3G) secs (G for giga)
Pero sabemos que la latencia de etapa de la etapa más grande en la tubería limita el tiempo de 1 ciclo de reloj. Por eso
4V/3 = 1 clock cycle = 1/3G secs V = 1/4G...........(1)
Ahora la etapa más grande que es la etapa 2 se divide en el mismo tamaño, por lo que se crea una nueva canalización
(V)-->(2V/3)-->(2V/3)-->(V/2)
Ahora la etapa más grande es V segundos
Por lo tanto,
In V seconds do 1 clock cycle
In 1 second do 1/V clock cycles
But V = 1/4G
So in 1 second do 4 Ghz. {ANS}
Publicación traducida automáticamente
Artículo escrito por GeeksforGeeks-1 y traducido por Barcelona Geeks. The original can be accessed here. Licence: CCBY-SA