Clasificación de Handler en Arquitectura de Computadoras

En 1977, Wolfgang Handler presentó un esquema de clasificación de la arquitectura informática para determinar el grado de paralelismo y canalización integrado en el hardware del sistema informático. Los sistemas paralelos son complicados para el programa en comparación con el sistema de un solo procesador porque la arquitectura del sistema paralelo varía según las múltiples CPU y deben estar coordinadas o sincronizadas.

En la clasificación de Handler, los sistemas de procesamiento de tuberías se dividen en tres subsistemas:

1. Unidad de control del procesador (PCU): Cada PCU corresponde a un procesador o una CPU.
2. Unidad Lógica Aritmética (ALU): ALU es equivalente al elemento de procesamiento (PE).
3. Circuito de nivel de bit (BLC): BLC corresponde al circuito lógico combinacional requerido para operaciones de 1 bit en ALU.

ALU es una unidad pequeña que tiene menos funciones que el procesador y funciona bajo las instrucciones del procesador. ALU está diseñado para realizar cálculos aritméticos y lógicos según su nombre. Un sistema consta de varias ALU para ejecutarse en paralelo y aumentar el rendimiento del sistema. Se requiere BLC (circuito de nivel de bit) para realizar operaciones individuales o de bit en ALU.

La clasificación de Handler utiliza tres pares de números enteros que contienen 6 entidades independientes que describen el sistema informático:

computadora = 

donde K = número de procesadores (PCU) dentro de la computadora

• K’ = número de PCU que se pueden canalizar
• D = número de ALU (PE) bajo el control de la UCP
• D ‘ = número de PE que se pueden canalizar
• W = longitud de palabra de un PE
• W’ = número de etapas de canalización en todos los PE

Ejemplo 1: Consideremos un ejemplo de computadora científica avanzada (TI ASC) de Texas Instruments, que tiene un controlador que controla 4 canalizaciones aritméticas, cada una con una longitud de palabra de 64 bits y 8 etapas de canalización.

A partir de estos datos, obtenemos K = 1, K’ = 1, D = 4, D’ = 1, W = 64, W’ = 8 . Entonces, podemos representar TI ASC de acuerdo con la clasificación de Handler de la siguiente manera:

 TI ASC = 

Veamos ahora un ejercicio más sobre la clasificación de Handler. 

Ejemplo 2: CDC 6600 tiene solo una CPU con una ALU, que tiene 10 funciones de hardware especializadas, cada una con una longitud de palabra de 60 bits y hasta 10 de estas funciones se pueden vincular en una canalización más larga. También tiene 10 procesadores de E/S periféricos que funcionan en paralelo con la CPU y también entre sí. Cada uno de los procesadores de E/S tiene 1 ALU con 12 bits de longitud de palabra.

Aquí tenemos dos partes a considerar, es decir, el procesador central (CP) y el procesador de E/S (IP). Entonces, la representación está dada por,

CDC 6600 = 

De la información dada se puede observar que para el procesador Central, K = 1, K’ = 1, D = 1, D’ = 10, W = 60, W’ = 1 y para el procesador I/O, K = 10, K’ = 1, D = 1, D’ = 1, W = 12, W’ = 1

Por lo tanto, la expresión se convierte en,

CDC 6600 =