PRAM o máquinas de acceso aleatorio en paralelo

La máquina de acceso aleatorio paralelo , también llamada PRAM , es un modelo considerado para la mayoría de los algoritmos paralelos . Ayuda a escribir un algoritmo paralelo precursor sin restricciones de arquitectura y también permite a los diseñadores de algoritmos paralelos tratar la potencia de procesamiento como ilimitada. Ignora la complejidad de la comunicación entre procesos . Los algoritmos PRAM son en su mayoría teóricos, pero pueden usarse como base para desarrollar un algoritmo paralelo eficiente para máquinas prácticas y también pueden motivar la construcción de máquinas especializadas. 

Modelo de arquitectura PRAM

Los siguientes son los módulos de los que se compone un PRAM: 

1. Consiste en una unidad de control, memoria global y un conjunto ilimitado de procesadores similares, cada uno con su propia memoria privada.
2. Un procesador activo lee de la memoria global, realiza los cálculos requeridos y luego escribe en la memoria global.
3. Por lo tanto, si hay N procesadores en una PRAM, entonces se puede realizar un número N de operaciones independientes en una unidad de tiempo particular.

Modelos de COCHECITO

Al acceder a la memoria compartida, puede haber conflictos al realizar la operación de lectura y escritura (es decir, un procesador puede acceder a un bloque de memoria al que ya está accediendo otro procesador). Por lo tanto, existen varias restricciones en un modelo de PRAM que maneja los conflictos de lectura o escritura. Están: 
 

• EREW: también llamada Lectura exclusiva Escritura exclusiva es una restricción que no permite que dos procesadores lean o escriban desde la misma ubicación de memoria en la misma instancia.
• CREW: también llamada Escritura exclusiva de lectura simultánea, es una restricción que permite que todos los procesadores lean desde la misma ubicación de memoria, pero no pueden escribir en la misma ubicación de memoria al mismo tiempo.
• ERCW: también llamada Escritura simultánea de lectura exclusiva, es una restricción que permite que todos los procesadores escriban en la misma ubicación de memoria, pero ahora pueden leer la misma ubicación de memoria al mismo tiempo.
• CRCW: también llamada Lectura simultánea Escritura simultánea es una restricción que permite que todos los procesadores lean y escriban en la misma ubicación de memoria en forma paralela.

Ejemplo: supongamos que deseamos agregar una array que consta de N números. Generalmente iteramos a través de la array y usamos N pasos para encontrar la suma de la array. Entonces, si el tamaño de la array es N y para cada paso, supongamos que el tiempo necesario es de 1 segundo. Por lo tanto, toma N segundos completar la iteración. La misma operación se puede realizar de manera más eficiente utilizando un modelo CRCW de un PRAM. Supongamos que haya N/2 procesadores paralelos para una array de tamaño N, entonces el tiempo necesario para la ejecución es 4, que es inferior a N = 6 segundos en la siguiente ilustración.