La ejecución de instrucciones en un procesador se divide en 5 etapas. Obtención de instrucciones (IF), decodificación de instrucciones (ID), obtención de operandos (OF), ejecución (EX) y reescritura (WB). Estas etapas tardan 5, 4, 20, 10 y 3 nanosegundos (ns) respectivamente. Una implementación canalizada del procesador requiere almacenamiento en búfer entre cada par de etapas consecutivas con un retraso de 2 ns . Se contemplan dos implementaciones canalizadas del procesador:
(i) una implementación de canalización ingenua (NP) con 5 etapas y
(ii) una canalización eficiente (EP) donde la identificación de la etapa OF se divide en etapas OF1 y OF2 con tiempos de ejecución de 12 ns y 8 ns respectivamente.
La aceleración (con precisión de dos decimales) lograda por EP sobre NP al ejecutar 20 instrucciones independientes sin riesgos es ________________.
Nota: Estas preguntas aparecieron como tipo de respuesta numérica.
(A) 1.50-1.51
(B) 1.51-1.52
(C) 1.52-1.53
(D) 1.53-1.54
Respuesta: (A)
Explicación: Dado, número total de instrucciones (n) = 20
Para tubería ingenua (NP):
Number of stages(k) = 5
Clock time (Tp) = max { (stage delay+buffer delay) } = { 7, 6, 22, 12, 5 } = 22 nsec
Execution time (Enp) = ( k + n - 1 )*Tp = ( 5 + 20 - 1 )*22 = 528 nsec
Para tubería eficiente (EP):
number of stages(k) = 6 ( delay with 20 nsec stage is divided into 12 nsec and 8 nsec )
Clock time (Tp) = max { (stage delay+buffer delay) } = { 7, 6, 14, 10, 14, 5 } = 14 nsec
Execution time (Eep) = ( k + n - 1 )*Tp = ( 6 + 20 - 1 )*14 = 350 nsec
Por lo tanto,
Aceleración = (Enp) / (Eep) = 528 / 350 = 1.508
Esta explicación es aportada por Mithlesh Upadhyay.
Publicación traducida automáticamente
Artículo escrito por GeeksforGeeks-1 y traducido por Barcelona Geeks. The original can be accessed here. Licence: CCBY-SA