Una computadora responde a una señal de solicitud de interrupción colocando en una pila descendente completa el contenido de la PC y el PSW actual (palabra de estado del programa), suponga que cada uno necesitará una palabra. Luego lee una nueva PSW de la memoria desde una ubicación dada por una dirección de interrupción simbolizada por IAD. La primera dirección del programa de servicio se toma de la memoria en la ubicación IAD+1. Nota: TR (podría utilizarse un registro temporal).
Considere las siguientes declaraciones:
I. Secuencia de microoperaciones para el regreso de instrucción de interrupción:
SP ← SP-1 M[SP] ← PC SP ← SP-1 M[SP] ← PSW TR ← IAD PSW ← M[TR] TR ← TR + 1 PC ← M[TR] Go to fetch phase.
II. Secuencia de microoperaciones para el ciclo de interrupción:
PSW ← M[SP] SP ← SP+1 PC ← M[SP] SP ← SP+1
¿Cuál de las siguientes opciones es la correcta?
Nota: esta pregunta es de selección múltiple (MSQ).
(A) La afirmación I es correcta.
(B) La afirmación II es correcta.
(C) La afirmación I no es correcta.
(D) La afirmación II no es correcta.
Respuesta: (C) (D)
Explicación:
I. Secuencia de microoperaciones para el regreso de instrucción de interrupción:
PSW ← M[SP] SP ← SP+1 PC ← M[SP] SP ← SP+1
II. Secuencia de microoperaciones para el ciclo de interrupción:
SP ← SP-1 M[SP] ← PC SP ← SP-1 M[SP] ← PSW TR ← IAD PSW ← M[TR] TR ← TR + 1 PC ← M[TR] Go to fetch phase.
Ni la afirmación I ni la II son correctas.
Cuestionario de esta pregunta
Comente a continuación si encuentra algo incorrecto en la publicación anterior
Publicación traducida automáticamente
Artículo escrito por GeeksforGeeks-1 y traducido por Barcelona Geeks. The original can be accessed here. Licence: CCBY-SA