Arquitectura Cray T3E

La arquitectura Cray T3E es un microprocesador para un sistema de supercomputación. Cray T3E es una arquitectura RISC (computadora con conjunto de instrucciones reducido) que son microprocesadores muy potentes. Los sistemas T3E contienen una gran cantidad de elementos de procesamiento (PE). Cada PE consta de un microprocesador DEC Alpha EV5 RISC.

Las características de diseño de la arquitectura Cray T3E son las siguientes:

• El CRAY T3E es un multiprocesador de memoria compartida escalable
• La arquitectura del sistema está diseñada para tolerar la latencia y mejorar la escalabilidad.
• El sistema T3E fue totalmente autohospedado y ejecutó el sistema operativo distribuido UNICOS/mk.
• La escalabilidad de Cray T3E puede manejar procesadores y memoria adicionales, así como anchos de banda de interconexión y E/S más grandes.
• Implementación de amplio rango
• El sistema Cray T3E tiene su propia memoria local.

Arquitectura Cray T3E:

1. Memoria:
   T3E tiene su propia memoria local con capacidad desde 64 megas hasta 2 gigas. Todas las direcciones se representan mediante bytes. Dos bytes consecutivos forman una palabra, cuatro bytes forman una palabra larga, ocho bytes forman una palabra cuádruple.
2. Registro:
   La arquitectura Alpha incluye 32 registros de uso general desde R0 hasta R31. R31 siempre contienen el valor cero. Cada registro de propósito general en la arquitectura Alpha del sistema Cray T3E tiene una longitud de 64 bits. Además de los 32 registros de propósito general, también hay 32 registros de punto flotante de F0 a F31 y F31 siempre contienen valor cero. Cada registro de coma flotante tiene una longitud de 64 bits.
3. Formatos de datos:
   • Los números enteros se almacenan como palabras largas o cuádruples.
   • Los caracteres se representan mediante códigos ASCII de 8 bits.
   • Los puntos flotantes se representan utilizando dos formatos de punto flotante diferentes.
4. Formatos de instrucciones:
   en la arquitectura Cray T3E existen básicamente cinco formatos de instrucciones. Todos estos formatos tienen una longitud de 32 bits y los primeros 6 bits de la palabra de instrucción representan el código de operación. Algunos formatos de instrucción también tienen un campo «funcional» en el que se especifica la función de diferentes registros.
5. Modos de direccionamiento:
   Al igual que en la mayoría de las arquitecturas RISC, las únicas instrucciones que se ocupan de la memoria son las instrucciones de carga, almacenamiento y bifurcación.
   Hay dos modos de direccionar operandos en la memoria:

   Mode                      Target address(TA) calculation
   PC-relative               TA=(PC) + displacement
   
   Register indirect         TA=(register) + displacement
   with displacement 

   El modo de registro indirecto con desplazamiento se utiliza para operaciones de carga, almacenamiento y saltos de subrutina.
   El modo relativo a la PC se usa para bifurcaciones condicionales e incondicionales.

6. Conjunto de instrucciones:
   la arquitectura Cray T3E tiene aproximadamente 130 instrucciones de máquina. La arquitectura Cray T3E utiliza una gran cantidad de instrucciones para realizar la implementación de las operaciones lo más rápido posible.
7. Entrada y salida:
   la arquitectura Cray T3E utiliza múltiples puertos para realizar E/S. Estos puertos múltiples tienen uno o más canales de E/S, que están integrados en la red que interconecta los Nodes de procesamiento. Todos estos canales son controlables y accesibles desde todos los PE’s (Elementos de Procesamiento).