PUERTA | Puerta TI 2005 | Pregunta 42

Dos procesos simultáneos P1 y P2 usan cuatro recursos compartidos R1, R2, R3 y R4, como se muestra a continuación. P1 P2 Calcular: Usar R1; Utilice R2; Utilice R3; Utilice R4; Calcular; Utilice R1; Utilice R2; Utilice R3;. Utilice R4; Ambos procesos se inician al mismo tiempo, y solo un proceso puede acceder a cada … Continue reading «PUERTA | Puerta TI 2005 | Pregunta 42»

PUERTA | Puerta TI 2005 | Pregunta 67

Una empresa mantiene registros de las ventas realizadas por sus vendedores y les paga una comisión basada en las ventas totales de cada individuo realizadas en un año. Estos datos se mantienen en una tabla con el siguiente esquema: salesinfo = (id de vendedor, ventas totales, comisión) En cierto año, debido a mejores resultados comerciales, … Continue reading «PUERTA | Puerta TI 2005 | Pregunta 67»

PUERTA | Puerta TI 2005 | Pregunta 13

Una función f definida en pilas de enteros satisface las siguientes propiedades. f(∅) = 0 y f (push (S, i)) = max (f(S), 0) + i para todas las pilas S y enteros i. Si una pila S contiene los números enteros 2, -3, 2, -1, 2 en orden de abajo hacia arriba, ¿cuál es … Continue reading «PUERTA | Puerta TI 2005 | Pregunta 13»

PUERTA | Puerta TI 2005 | Pregunta 5

¿Cuál de las siguientes afirmaciones es VERDADERA sobre la expresión regular 01*0? (A) Representa un conjunto finito de strings finitas. (B) Representa un conjunto infinito de strings finitas. (C) Representa un conjunto finito de strings infinitas. (D) Representa un conjunto infinito de strings infinitas Respuesta: (B) Explicación: Esta solución es aportada por . Cuestionario de … Continue reading «PUERTA | Puerta TI 2005 | Pregunta 5»

PUERTA | Puerta TI 2005 | Pregunta 66

En un diagrama de flujo de datos, el segmento que se muestra a continuación se identifica con características de flujo de transacción, con p2 identificado como el centro de transacción Un diseño arquitectónico de primer nivel de este segmento dará como resultado un conjunto de módulos de proceso con una secuencia de invocación asociada. La … Continue reading «PUERTA | Puerta TI 2005 | Pregunta 66»

PUERTA | Puerta TI 2005 | Pregunta 60

Deseamos programar tres procesos P1, P2 y P3 en un sistema monoprocesador. Las prioridades, los requisitos de tiempo de CPU y los tiempos de llegada de los procesos se muestran a continuación.  Proceso  Prioridad  Tiempo de CPU requerido  Hora de llegada (hh:mm:ss)  P1  10 (más alto)  20 seg  00:00:05  P2  9  10 seg  00:00:03  P3 … Continue reading «PUERTA | Puerta TI 2005 | Pregunta 60»

PUERTA | Puerta TI 2005 | Pregunta 61

Considere una memoria caché asociativa de conjuntos de 2 vías con 4 conjuntos y un total de 8 bloques de caché (0-7) y una memoria principal con 128 bloques (0-127). Qué bloques de memoria estarán presentes en la memoria caché después de la siguiente secuencia de referencias a bloques de memoria si se utiliza la … Continue reading «PUERTA | Puerta TI 2005 | Pregunta 61»

PUERTA | Puerta TI 2005 | Pregunta 72

Un canal tiene una tasa de bits de 4 kbps y un retardo de propagación unidireccional de 20 ms. El canal utiliza el protocolo de parada y espera. El tiempo de transmisión de la trama de acuse de recibo es despreciable. Para obtener una eficiencia de canal de al menos el 50 %, el tamaño … Continue reading «PUERTA | Puerta TI 2005 | Pregunta 72»

PUERTA | Puerta TI 2005 | Pregunta 2

Si se utiliza el método trapezoidal para evaluar la integral obtenida 0 ∫ 1 x 2 dx ,entonces el valor obtenido (A) es siempre > (1/3) (B) es siempre < (1/3) (C) es siempre = (1/3) (D) puede ser mayor o menor que (1/3) Respuesta: (A) Explicación: Cuestionario de esta pregunta Publicación traducida automáticamente Artículo … Continue reading «PUERTA | Puerta TI 2005 | Pregunta 2»