Efecto avalancha en criptografía

En criptografía , el efecto avalancha es un término asociado con un comportamiento específico de las funciones matemáticas utilizadas para el cifrado. El efecto de avalancha se considera una de las propiedades deseables de cualquier algoritmo de cifrado. Un ligero cambio en la clave o en el texto sin formato debería resultar en un cambio … Continue reading «Efecto avalancha en criptografía»

ISRO | CS ISRO 2016 | Pregunta 56

Se define un índice de agrupamiento en los campos que son de tipo (A) sin clave y ordenados (B) sin clave y sin orden (C) con clave y orden (D) con clave y sin orden Respuesta: (A) Explicación: Consulte: GATE CS 2008 | Pregunta 15 La opción (A) es correcta. Cuestionario de esta pregunta Comente … Continue reading «ISRO | CS ISRO 2016 | Pregunta 56»

ISRO | CS ISRO 2017 | Pregunta 15

Considere la siguiente tabla: Facultad (facName, dept, office, rank, date Hired) facName departamento oficina rango fecha de contratacion Ravi Arte A101 Profesor 1975 murales Matemáticas M201 Asistente 2000 Narayanan Arte A101 Asociado 1992 Lakshmi Matemáticas M201 Profesor mil novecientos ochenta y dos mohán CSC C101 Profesor 1980 Lakshmi Matemáticas M201 Profesor mil novecientos ochenta y … Continue reading «ISRO | CS ISRO 2017 | Pregunta 15»

ISRO | CS ISRO 2016 | Pregunta 22

¿Cuál será la salida del siguiente programa? Suponga que está ejecutando este programa en un procesador little-endian. #include<stdio.h>    int main() {     short a = 320;     char * ptr;     ptr = (char * ) & a;     printf(«%d», * ptr);     return 0; } (A) 1 (B) 320 (C) 64 (D) Error de compilación Respuesta: (C) Explicación: … Continue reading «ISRO | CS ISRO 2016 | Pregunta 22»

ISRO | CS ISRO 2016 | Pregunta 16

Considere un procesador no canalizado con una velocidad de reloj de 2,5 gigahercios y un promedio de cuatro ciclos por instrucción. El mismo procesador se actualiza a un procesador segmentado con cinco etapas; pero debido al retraso de la tubería interna, la velocidad del reloj se reduce a 2 gigahercios. Suponga que no hay paradas … Continue reading «ISRO | CS ISRO 2016 | Pregunta 16»

ISRO | CS ISRO 2015 | Pregunta 17

Considere la siguiente secuencia de registro de dos transacciones en una cuenta bancaria, con un saldo inicial de 12000, que transfieren 2000 a un pago de hipoteca y luego aplican un interés del 5%. 1. Inicio T1 2. T1 B antiguo=1200 nuevo=10000 3. T1 M antiguo=0 nuevo=2000 4. Confirmación T1 5. Inicio T2 6. T2 … Continue reading «ISRO | CS ISRO 2015 | Pregunta 17»

ISRO | CS ISRO 2016 | Pregunta 9

El circuito lógico dado a continuación convierte un código binario en (A) Código Excess-3 (B) Código Gray (C) Código BCD (D) Código Hamming Respuesta: (B) Explicación: prueba de esta pregunta Comente a continuación si encuentra algo incorrecto en la publicación anterior Publicación traducida automáticamente Artículo escrito por GeeksforGeeks-1 y traducido por Barcelona Geeks. The original … Continue reading «ISRO | CS ISRO 2016 | Pregunta 9»

ISRO | CS ISRO 2015 | Pregunta 7 – Part 10

Si se implementan medios sumadores y sumadores completos usando puertas, entonces para la suma de dos números de 17 bits (usando puertas mínimas), el número de medios sumadores y sumadores completos requeridos será (A) 0, 17 (B) 16, 1 (C ) 1, 16 (D) 8, 8 Respuesta: (C) Explicación: Se usa un medio sumador para … Continue reading «ISRO | CS ISRO 2015 | Pregunta 7 – Part 10»

ISRO | CSRO ISRO 2020 | Pregunta 9

El siguiente circuito multiplexor es equivalente a (A) Ecuación de suma del sumador completo (B) Ecuación de acarreo del sumador completo (C) Ecuación prestada del restador completo (D) Ecuación de diferencia de un restador completo Respuesta: (A) (D) Explicación: Según el multiplexor dado , Y = A′B′C+A′BC′+AB′C′+ABC Y = A⊕B⊕C Y = Σm(1, 2, 4, … Continue reading «ISRO | CSRO ISRO 2020 | Pregunta 9»