El ciclo de bus también se denomina ciclo de máquina. El ciclo de bus de 8086 se utiliza para acceder a la memoria, los dispositivos periféricos (dispositivos de entrada/salida) y el controlador de interrupción. El ciclo de bus corresponde a una secuencia de eventos que comienza con la salida de una dirección en el bus de direcciones del sistema, seguida de una transferencia de datos de escritura o lectura. Durante estas operaciones, el microprocesador también produce una serie de señales de control para controlar la dirección y el tiempo del bus.
Hay al menos cuatro períodos de reloj en un ciclo de bus de microprocesador 8086. Estos cuatro períodos de reloj se denominan estados T 1 , T 2 , T 3 y T 4 .
Estos cuatro estados de reloj dan una duración de ciclo de bus T de 200 ns *4 = 800 ns en un sistema 8086 de 5 MHz.
- Ciclo de lectura:
cuando se va a realizar un ciclo de lectura, durante T 1 el microprocesador coloca una dirección en el bus de direcciones y luego el bus se pone en estado de alta impedancia durante el estado T 2 . Los datos a leer deben estar en el bus durante T 3 y T 4 . Durante T 3 el bus se hace «reservado para entrada de datos» y finalmente los datos se leen durante T 4 .
- Ciclo de escritura:
en el caso de un ciclo de memoria de escritura, durante el estado T 1 , el microprocesador coloca una dirección en el bus de direcciones. La CPU coloca los datos en el bus de datos durante el estado T 2 y los mantiene durante los estados T 3 y T 4 , es decir, se escriben en la memoria o en los dispositivos de E/S.
Publicación traducida automáticamente
Artículo escrito por aarti9639428 y traducido por Barcelona Geeks. The original can be accessed here. Licence: CCBY-SA