Contador ascendente/descendente asíncrono de diseño

Requisito previo : Contador de ondas .

En la salida del contador asíncrono/ondulatorio del primer flip-flop se proporciona como el reloj del segundo flip-flop, es decir , los flip-flop (FF) no están cronometrados simultáneamente.
El circuito es más simple, pero la velocidad es lenta.

Conceptos básicos del contador asíncrono:

Cuando se aplica un pulso de reloj de flanco -ve y se da entrada a FF lógico 1, el estado de salida de FF cambiará para cada flanco descendente. La frecuencia de salida será f/2 (si f es la frecuencia de reloj). Se conoce como contador binario o mod -2 o contador de ondulación de bits.
Tiene 2 estados de salida únicos (0 y 1).

Cuando dos FF están conectados en serie y la salida de un FF actúa como reloj para el segundo FF. Por lo tanto, el estado del segundo FF cambiará solo cuando la salida y el 1er FF sean 1 lógico y se produzca un flanco descendente. La frecuencia de salida de Q ₁ es f/4 (si f es la frecuencia del reloj). 
Puede generar 4 estados únicos diferentes. Esto se conoce como división por 4 circuitos o contador de ondulación mod 4. 
Aquí la salida se toma como Q ₁ (MSB) Q ₀ (LSB).

Por esto, podemos concluir que –

Si hay n FF, la frecuencia de salida se dividirá por 2 ⁿ . También genera 2n estados únicos.

Entonces, la división de frecuencia básicamente forma el estado de conteo. 
Aquí vemos que la salida del 1er FF actúa como reloj para el 2do FF. Supongamos que el FF tarda 30 ns en generar la salida (es decir, el retraso de propagación debido a las puertas). Por lo tanto, la salida del segundo FF se obtendrá después de 60 ns. Entonces, el retraso de propagación se propaga a través de los FF y aumenta cuando aumenta el número de FF.
Por lo tanto, los contadores asíncronos son demasiado lentos para generar grandes conteos.  

• Como sabemos, cuando el estado de salida (es decir, Q ) del FF anterior se alimenta como reloj al siguiente FF, el contador realizará un conteo ascendente como se vio anteriormente (es decir, 0 1 2 3). 
  Después del pulso de reloj de flanco 4to -ve, la secuencia se repetirá.
• Cuando el estado de salida complementado (es decir , Q’ ) del FF anterior se alimenta como reloj al siguiente FF, el contador realizará una cuenta regresiva como se ve a continuación (es decir, 3 2 1 0). 
  Después del pulso de reloj de flanco 4to -ve, la secuencia se repetirá.

Ahora estamos diseñando el contador Up/Down.
El contador ascendente/descendente es la combinación de ambos contadores en los que podemos realizar un conteo progresivo o regresivo cambiando la entrada de control de modo. 

Diseño de contador ascendente/descendente asíncrono de 3 bits : 
se utiliza más que un contador ascendente o descendente separado.

1. En esto, se usa una entrada de control de modo (digamos M) para seleccionar el modo hacia arriba y hacia abajo.
2. Se requiere un circuito combinacional entre cada par de biestables para decidir si se cuenta hacia arriba o hacia abajo.

Para n = 3, es decir, para un contador de 3 bits, el
recuento máximo = 2 ⁿ -1 y el número de estados es 2 ⁿ .

Los pasos involucrados en el diseño son:
Paso 1 : Decisión para la entrada de control de modo –

Cuando M = 0, entonces Y = Q, por lo tanto, realizará un conteo ascendente (como se discutió anteriormente).
Cuando M = 1, entonces Y = Q’, por lo tanto, realizará un conteo regresivo (como se discutió anteriormente).
Se requiere un circuito combinacional para decidir el control de modo (es decir, si el contador realizará un conteo ascendente o descendente).
Así que todas las combinaciones posibles son:

K-map para encontrar la salida Y que se dará como reloj para el próximo FF.

  

Paso 2 : inserción de lógica combinacional entre cada par de FF:

                    

Diagrama de tiempo: 
Inicialmente Q ₃ = 0, Q ₂ = 0, Q ₁ = 0.

 

Caso 1 – Cuando M=0, entonces M’ =1.
Ponga esto en Y = M’Q + MQ’= Q Entonces Q actúa como reloj para los próximos FF. 
Por lo tanto, el contador actuará como contador ascendente.  

    Explicación del contador ascendente – 

• El primer FF está conectado a la lógica 1. Por lo tanto, se alternará con cada flanco descendente.
• La segunda entrada FF está conectada a Q ₁ . Por lo tanto, cambia su estado cuando Q ₁ = 1 y hay un flanco descendente del reloj.
• De manera similar, el tercer FF está conectado a Q ₂ . Por lo tanto, cambia su estado cuando Q ₂ = 1 y hay un flanco descendente del reloj.
• Por esto podemos generar estados de conteo de contador ascendente.
• Después de cada 8 flancos descendentes, el contador vuelve a alcanzar el estado 0 0 0.
  Por lo tanto, también se conoce como circuito dividido por 8 o contador mod 8.

Caso 2 – Cuando M=1, entonces M’ =0.
Pon esto en Y= M’Q + MQ’= Q’ . Entonces Q’ actúa como reloj para los próximos FF. 
Por lo tanto, el contador actuará como contador descendente.

Explicación del contador descendente –

• El primer FF está conectado a la lógica 1. Por lo tanto, se alternará con cada flanco descendente.
• La segunda entrada FF está conectada a Q’ _1. Por lo tanto, cambia su estado cuando Q’ ₁ = 1 y hay un flanco descendente del reloj.
• De manera similar, el 3er FF está conectado a Q’ ₂ . Por lo tanto, cambia su estado cuando Q’ ₂ = 1 y hay flanco descendente del reloj.
• Por esto podemos generar estados de conteo de contador regresivo.
• Después de cada 8 flancos descendentes, el contador vuelve a alcanzar el estado 0 0 0.
  Por lo tanto, también se conoce como circuito dividido por 8 o contador mod 8.