[Pregunta de 5 puntos]
Cierto sistema informático tiene la arquitectura de paginación segmentada para la memoria virtual. La memoria es direccionable por bytes. Tanto los espacios de direcciones virtuales como los físicos contienen 216 bytes cada uno. El espacio de direcciones virtuales se divide en 8 segmentos de igual tamaño que no se superponen. La unidad de gestión de memoria (MMU) tiene una tabla de segmentos de hardware, cada entrada de la cual contiene la dirección física de la tabla de páginas para los segmentos. Las tablas de páginas se almacenan en la memoria principal y consisten en entradas de tabla de páginas de 2 bytes.
una. ¿Cuál es el tamaño mínimo de página en bytes para que la tabla de páginas de un segmento requiera como máximo una página para almacenarla? Suponga que el tamaño de la página solo puede ser una potencia de 2.
b. Ahora suponga que el tamaño de las páginas es de 512 bytes. Se propone proporcionar un TLB (Búfer de búsqueda lateral de transacciones) para acelerar la traducción de direcciones. El TLB propuesto será capaz de almacenar entradas de tablas de páginas para 16 páginas virtuales referenciadas recientemente, en un caché rápido que utilizará el esquema de mapeo directo. ¿Cuál es el número de bits de etiqueta que deberán asociarse con cada entrada de caché?
C. Suponga que cada entrada de la tabla de páginas contiene (además de otra información) 1 bit válido, 3 bits para protección de página y 1 bit sucio. ¿Cuántos bits están disponibles en la entrada de la tabla de páginas para almacenar la información de antigüedad de la página? Suponga que el tamaño de la página es de 512 bytes.
Respuesta:
Explicación:
Cuestionario de esta pregunta
. Comente a continuación si encuentra algo incorrecto en la publicación anterior.
Publicación traducida automáticamente
Artículo escrito por GeeksforGeeks-1 y traducido por Barcelona Geeks. The original can be accessed here. Licence: CCBY-SA