Un sumador anticipado con acarreo de 4 bits, que suma dos números de 4 bits, está diseñado utilizando únicamente compuertas AND, OR, NOT, NAND, NOR. Suponiendo que todas las entradas están disponibles tanto en forma complementada como no complementada y que el retraso de cada puerta es una unidad de tiempo, ¿cuál es el retraso de propagación total del sumador? Suponga que la red de acarreo se ha implementado utilizando una lógica AND-OR de dos niveles.
(A) 4 unidades de tiempo
(B) 6 unidades de tiempo
(C) 10 unidades de tiempo
(D) 12 unidades de tiempo
Respuesta: (A)
Explicación: Sea C1 la entrada que lleva al primer sumador.
Ahora, para calcular C2 necesitamos = P1C1 + G1 = 4 niveles de puerta (P1 toma 2 niveles de puerta)
para calcular S1 necesitamos = P1 XOR C1 = 2 + 2 = 4 niveles de puerta.
Dado que se trata de un sumador anticipado de acarreo, el cálculo de C3, S2 no tiene que esperar a la salida de acarreo C2 del sumador anterior, ya que C2, C3, etc., se calcularán al mismo tiempo.
Ahora,
S2 se calcula como = P2 XOR C2 = P2.C2′ + P2′.C2
= P2 (P1.C1 + G1 )’ + P2′ (P1.C1 + G1) [ tenga en cuenta que no estamos usando el acarreo de salida desde el principio sumador C2 en cualquier lugar aquí]
que se puede implementar usando 4 niveles de puerta.
también C3 se puede calcular usando 4 niveles de puerta y así sucesivamente…
por lo que el retraso de propagación general es de 4 niveles de puerta ya que las salidas en Si, Ci están disponibles en los respectivos sumadores completos después de 4 niveles de puerta = 4 unidades de tiempo.
Para entenderlo con más claridad, dibuje el circuito sumador anticipado de acarreo y luego compruébelo.
Cuestionario de esta pregunta
Publicación traducida automáticamente
Artículo escrito por GeeksforGeeks-1 y traducido por Barcelona Geeks. The original can be accessed here. Licence: CCBY-SA