Una CPU genera direcciones virtuales de 32 bits. El tamaño de la página es de 4 KB. El procesador tiene un búfer de búsqueda de traducción (TLB) que puede contener un total de 128 entradas de tabla de páginas y es asociativo de 4 vías. El tamaño mínimo de la etiqueta TLB es:
(A) 11 bits
(B) 13 bits
(C) 15 bits
(D) 20 bits
Respuesta: (C)
Explicación:
la memoria virtual no sería muy eficaz si cada dirección de memoria tuviera que traducirse buscando la página física asociada en memoria. La solución es almacenar en caché las traducciones recientes en un búfer de búsqueda de traducción (TLB). Una TLB tiene un número fijo de ranuras que contienen entradas de la tabla de páginas, que asignan direcciones virtuales a direcciones físicas.
Solución
Tamaño de una página = 4KB = 2^12 significa 12 bits de compensación La CPU genera direcciones virtuales de 32 bits
Número total de bits necesarios para direccionar un marco de página = 32 – 12 = 20
Si hay ‘n’ líneas de caché en un conjunto, la ubicación de la memoria caché se denomina asociativa de conjuntos de n vías. Dado que TLB es un conjunto asociativo de 4 vías y puede contener un total de 128 (2^7) entradas de tabla de páginas, el número de conjuntos en caché = 2^7/4 = 2^5. Por lo tanto, se necesitan 5 bits para direccionar un conjunto y 15 (20 – 5) bits para etiquetar.
La opción (C) es la respuesta correcta.
Consulte la pregunta 3 de https://www.geeksforgeeks.org/operating-systems-set-14/
Esta solución es aportada por Nitika Bansal
Cuestionario de esta pregunta
Publicación traducida automáticamente
Artículo escrito por GeeksforGeeks-1 y traducido por Barcelona Geeks. The original can be accessed here. Licence: CCBY-SA