Considere la secuencia de instrucciones de la máquina dada a continuación:
MUL R5, R0, R1 DIV R6, R2, R3 ADD R7, R5, R6 SUB R8, R7, R4
En la secuencia anterior, R0 a R8 son registros de propósito general. En las instrucciones mostradas, el primer registro almacena el resultado de la operación realizada en el segundo y tercer registro. Esta secuencia de instrucciones debe ejecutarse en un procesador de instrucciones segmentadas con las siguientes 4 etapas: (1) Obtención y decodificación de instrucciones (IF), (2) Obtención de operandos (OF), (3) Ejecución de operaciones (PO) y (4 ) Escriba de nuevo el Resultado (WB). Las etapas IF, OF y WB toman 1 ciclo de reloj cada una para cualquier instrucción. La etapa PO toma 1 ciclo de reloj para la instrucción ADD o SUB, 3 ciclos de reloj para la instrucción MUL y 5 ciclos de reloj para la instrucción DIV. El procesador segmentado utiliza el reenvío de operandos desde la etapa PO a la etapa OF. El número de ciclos de reloj necesarios para la ejecución de la secuencia de instrucciones anterior es ___________
(A)11
(B) 12
(C) 13
(D) 14
Respuesta: (C)
Explicación:
1 2 3 4 5 6 7 8 9 10 11 12 13
IF OF PO PO PO WB
IF OF PO PO PO PO PO WB
IF OF PO WB
IF OF PO WB
Publicación traducida automáticamente
Artículo escrito por GeeksforGeeks-1 y traducido por Barcelona Geeks. The original can be accessed here. Licence: CCBY-SA