PUERTA | PUERTA CS 2018 | Pregunta 45

El tamaño del espacio de direcciones físicas de un procesador es de 2 ^P bytes. La longitud de la palabra es de 2 ^W bytes. La capacidad de la memoria caché es de 2 ^N bytes. El tamaño de cada bloque de caché es de 2 ^millones de palabras. Para una memoria caché asociativa de conjuntos de vías K, la longitud (en número de bits) del campo de etiqueta es

(A) PAGS − N − log ₂ K
(B) PAGS − N + log ₂ K
(C) PAGS − N − METRO − W − log ₂ K
(D) PAGS − N − METRO − W + log ₂ K

Respuesta: (B)
Explicación: Espacio de direcciones físicas = 2 ^P Bytes. La longitud de la palabra es de 2 ^W bytes, lo que significa que cada palabra tiene un tamaño de 2 ^W bytes.
Tamaño de memoria caché = 2 ^N bytes y tamaño de etiqueta = 2 ^X bytes.
La dirección física es P – W bits
Número de bloques en caché = 2 ^(NWM)

Es una memoria caché asociativa de conjunto de vías K, cada conjunto en caché tendrá bloques K.
Entonces, Número de conjuntos = 2 ^(NWM) / K
Los bits de SET serán NWM-logk
Los bits de compensación serán M

Sabemos,
bits TAG = bits de memoria principal – bits SET – bits compensados
​​Entonces, bits TAG (x) = P – W – (NMW-logk)- M
      = P – W – N + M + W + logk – M
      x = P – N + registro

La opción (B) es correcta.

Cuestionario de esta pregunta