Cierto procesador implementa un caché de un solo nivel. El tamaño del bloque de caché es de 8 palabras y el tamaño de la palabra es de 4 bytes. El sistema de memoria utiliza un reloj de 60 MHz. Para dar servicio a un error de caché, el controlador de memoria primero toma 1 ciclo para aceptar la dirección de inicio del bloque, luego toma 3 ciclos para obtener las ocho palabras del bloque y finalmente transmite las palabras del bloque solicitado a la velocidad de 1 palabra por ciclo.
El ancho de banda máximo para el sistema de memoria cuando el programa que se ejecuta en el procesador emite una serie de operaciones de lectura es _________ × 10 6 bytes/seg.
Nota: Esta fue una pregunta de tipo numérico.
(A) 160
(B) 128
(C) 256
(D) 320
Respuesta: (A)
Explicación: Tiempo total para transferir un bloque de caché = 1 + 3 + 8 = 12 ciclos.
8 W ---------- 12 cycles 8 × 4 bytes --------- 12 cycles ? B ------------ 1 sec
Asi que,
= { (8*4 bytes) / (12 cycles) } * 60 MHz clock
= { (32 bytes) / (12 cycles) } * 60 * 106Hz cycles / second
= {(32 * 60) / (12)} bytes / second
= 160 bytes / second
Entonces, la respuesta es 160 .
Publicación traducida automáticamente
Artículo escrito por GeeksforGeeks-1 y traducido por Barcelona Geeks. The original can be accessed here. Licence: CCBY-SA