Considere un procesador segmentado con 5 etapas, obtención de instrucciones (IF), decodificación de instrucciones (ID), ejecución (EX), acceso a la memoria (MEM) y reescritura (WB). Cada etapa de la canalización, excepto la etapa EX, toma un ciclo. Suponga que la etapa ID simplemente decodifica la instrucción y la lectura del registro se realiza en la etapa EX. La etapa EX toma un ciclo para la instrucción ADD y la lectura del registro se realiza en la etapa EX. La etapa EX toma un ciclo para la instrucción ADD y dos ciclos para la instrucción MUL. Ignorar las latencias de registro de canalización.
Considere la siguiente secuencia de 8 instrucciones:
ADD, MUL, ADD, MUL, ADD, MUL, ADD, MUL
Suponga que cada instrucción MUL depende de los datos de la instrucción ADD justo antes de ella y cada instrucción ADD (excepto la primera ADD) depende de los datos de la instrucción MUL justo antes de ella. La aceleración se define de la siguiente manera.
Speedup = (Execution time without operand forwarding) / (Execution time with operand forwarding)
El aumento de velocidad logrado al ejecutar la secuencia de instrucciones dada en el procesador segmentado (redondeado a 2 decimales) es _____________ .
(A) 1.875
(B) 1.5625
(C) 2
(D) 1.667
Respuesta: (A)
Explicación: Los diagramas de tiempo para el reenvío sin operandos y con reenvío de operandos se dan a
continuación:
Sin reenvío de operandos:
Tiempo necesario sin reenvío de operandos = 30
Con reenvío de operandos:
Tiempo empleado con reenvío de operandos = 16
Por lo tanto,
Speedup = 30 /16 = 1.875
Publicación traducida automáticamente
Artículo escrito por GeeksforGeeks-1 y traducido por Barcelona Geeks. The original can be accessed here. Licence: CCBY-SA