Un multiplexor es un circuito combinacional digital que selecciona una de varias líneas de entrada y la dirige a una sola línea de salida, por lo que a menudo se denomina alternativamente selector de datos . La selección de una línea de entrada particular entre varias opciones se realiza sobre la base de las líneas de selección. Un multiplexor, en general, tiene n líneas de entrada, log 2 n líneas selectoras, 1 línea de habilitación y 1 línea de salida y se denomina comúnmente multiplexor n:1 .
Un problema interesante en electrónica digital es hacer un multiplexor ap:1 usando solo un multiplexor aq:1. La metodología general para abordar tales problemas es dividir n por m hasta obtener 1 y encontrar el número de etapas y el número de multiplexores requeridos.
p/q = k1 Stage 1 k1/q = k2 Stage 2 k2/q = k3 Stage 3 : : kn-1/q = kn = 1 Stage n
Tenemos n etapas, y la i-ésima etapa tiene k i = p/q i número de multiplexores.
Esto funciona solo cuando p es la n-ésima potencia de q. Eso es p = qn . Entonces, log 2 p = nlog 2 q.
Por tanto, el número de líneas selectoras en el multiplexor p:1 debe ser un múltiplo entero del número de líneas selectoras en el multiplexor q:1. El entero n es básicamente el número de etapas.
Número total de multiplexores = k1+k2+…+kn-1+1 = p/q + p/q 2 +…+p/q n-1 +p/q n
Inmediatamente vemos que es una serie geométrica. Por eso.
Número total de multiplexores = (p-1)/(q-1) = (q n -1)/(q-1) .
Aquí hay un ejemplo de implementación de un multiplexor 8:1 usando multiplexores 2:1.
MUX 8:1 usando MUX 2:1
Sin embargo, si p no es una n-ésima potencia de q, entonces no podemos seguir este sencillo procedimiento de implementación. En tales casos, tenemos que usar la entrada enable. En general, tendremos log 2 q líneas selectoras y el resto r líneas selectoras se proporcionarán a través de la habilitación, donde r=log 2 p – log 2 q.
Un multiplexor 32:1 tiene 32 líneas de entrada y log 2 32 = 5 líneas selectoras.
Un multiplexor 8:1 tiene 8 líneas de entrada y log 2 8 = 3 líneas selectoras.
32/8 = 4, por lo que se necesitan cuatro multiplexores 8:1, pero no tienen suficientes líneas selectoras. Entonces, necesitamos poner 2 líneas selectoras adicionales. Para acomodar las otras 2 líneas selectoras, necesitamos usar la entrada de habilitación (E) de los multiplexores.
Tabla de verdad del multiplexor 32:1:
| S4 | S3 | S2 S1 S0 | Producción |
|---|---|---|---|
| 0 | 0 |
0 0 0 : : : 1 1 1 |
yo0 : I7 |
| 0 | 1 |
0 0 0 : : : 1 1 1 |
I8 : I15 |
| 1 | 0 |
0 0 0 : : : 1 1 1 |
I16 : I23 |
| 1 | 1 |
0 0 0 : : : 1 1 1 |
I24 : I31 |
Me refiero a la línea de entrada.
Tabla de verdad del multiplexor 8:1:
| S2 | S1 | S0 | Producción |
|---|---|---|---|
| 0 | 0 | 0 | yo0 |
| 0 | 0 | 1 | I1 |
| 0 | 1 | 0 | I2 |
| 0 | 1 | 1 | I3 |
| 1 | 0 | 0 | I4 |
| 1 | 0 | 1 | I5 |
| 1 | 1 | 0 | I6 |
| 1 | 1 | 1 | I7 |
Me refiero a la línea de entrada.
Implementación:
De la tabla de verdad, podemos ver que la tabla de verdad del multiplexor 32:1 es similar al multiplexor 8:1 para cada combinación de S4 y S3. Entonces, si habilitamos solo uno de los cuatro multiplexores 8:1 a la vez usando la E de habilitación, entonces el multiplexor 32:1 se puede realizar fácilmente.
La expresión SOP del multiplexor 32:1 es:
O = S4’S3’D0 + S4’S3D1 + S4S3’D2 + S4S3D3
Donde cada D es la salida de cada multiplexor 8:1.
D0 = S2'S1'S0'I0 + S2'S1'S0I1 + S2'S1S0'I2 + S2'S1S0I3 + S2S1'S0'I4 + S2S1'S0I5 + S2S1S0'I6 + S2S1S0I7 D1 = S2'S1'S0'I8 + S2'S1'S0I9 + S2'S1S0'I10 + S2'S1S0I11 + S2S1'S0'I12 + S2S1'S0I13 + S2S1S0'I14 + S2S1S0I15 D2 = S2'S1'S0'I16 + S2'S1'S0I17 + S2'S1S0'I18 + S2'S1S0I19 + S2S1'S0'I20 + S2S1'S0I21 + S2S1S0'I22 + S2S1S0I23 D3 = S2'S1'S0'I24 + S2'S1'S0I25 + S2'S1S0'I26 + S2'S1S0I27 + S2S1'S0'I28 + S2S1'S0I29 + S2S1S0'I30 + S2S1S0I31
La implementación se muestra a continuación.
Multiplexor 32:1 usando un multiplexor 8:1
Publicación traducida automáticamente
Artículo escrito por srimandutta y traducido por Barcelona Geeks. The original can be accessed here. Licence: CCBY-SA