Microprocesador PIC 8259

El microprocesador 8259 se define como microprocesador del controlador de interrupción programable (PIC) . Hay 5 interrupciones de hardware y 2 interrupciones de hardware en 8085 y 8086 respectivamente. Pero al conectar 8259 con CPU, podemos aumentar la capacidad de manejo de interrupciones. 8259 combina las fuentes de entrada de múltiples interrupciones en una única salida de interrupción. La interfaz de un solo PIC proporciona 8 entradas de interrupción desde IR0-IR7.

Por ejemplo, la interfaz de 8085 y 8259 aumenta la capacidad de manejo de interrupciones del microprocesador 8085 de 5 a 8 niveles de interrupción.

Características del microprocesador PIC 8259 –

1. Intel 8259 está diseñado para microprocesadores Intel 8085 e Intel 8086.
2. Se puede programar en nivel de interrupción activado por nivel o activado por flanco.
3. Podemos enmascarar bits individuales del registro de solicitud de interrupción.
4. Podemos aumentar la capacidad de manejo de interrupciones hasta un nivel de interrupción de 64 conectando en cascada más 8259 PIC.
5. No se requiere ciclo de reloj.

Diagrama de pines de 8259 –

Podemos ver a través del diagrama anterior que hay un total de 28 pines en el microprocesador PIC 8259 donde Vcc: fuente de alimentación de 5 V y Gnd: tierra. Otros usos de pines se explican a continuación.

Diagrama de bloques del microprocesador PIC 8259 –

El diagrama de bloques consta de 8 bloques que son: búfer de bus de datos, lógica de lectura/escritura, comparador de búfer en cascada, lógica de control, resolución de prioridad y 3 registros: ISR, IRR, IMR.

1. Búfer de bus de datos:
   este bloque se utiliza como mediador entre el microprocesador 8259 y 8085/8086 actuando como un búfer. Toma la palabra de control del microprocesador 8085 (digamos) y la transfiere a la lógica de control del microprocesador 8259. Además, después de la selección de Interrupción por parte del microprocesador 8259, transfiere el código de operación de la Interrupción seleccionada y la dirección de la subrutina del servicio de Interrupción al otro microprocesador conectado. El búfer del bus de datos consta de 8 bits representados como D0-D7 en el diagrama de bloques. Por lo tanto, muestra que se puede transferir un máximo de 8 bits de datos a la vez.
2. Lógica de lectura/escritura:
   este bloque funciona solo cuando el valor del pin CS es bajo (ya que este pin está activo bajo). Este bloque es responsable del flujo de datos dependiendo de las entradas de RD y WR. Estos dos pines son pines bajos activos que se utilizan para operaciones de lectura y escritura.
3. Lógica de control –
   Es el centro del microprocesador y controla el funcionamiento de cada bloque. Tiene el pin INTR que está conectado con otro microprocesador para tomar la solicitud de interrupción y el pin INT para dar la salida. Si 8259 está habilitado, y el indicador de interrupción del otro microprocesador está alto, esto hace que el valor del pin INT de salida sea alto y de esta manera 8259 responde a la solicitud realizada por otro microprocesador.
4. Registro de solicitud de interrupción (IRR):
   almacena todos los niveles de interrupción que solicitan servicios de interrupción.
5. Registro de servicio de interrupción (ISR):
   almacena el nivel de interrupción que se está ejecutando actualmente.
6. Registro de máscara de interrupción (IMR):
   almacena el nivel de interrupción que debe enmascararse almacenando los bits de enmascaramiento del nivel de interrupción.
7. Resolución de prioridad:
   examina los tres registros y establece la prioridad de las interrupciones y, de acuerdo con la prioridad de las interrupciones, la interrupción con la prioridad más alta se establece en el registro ISR. Además, restableció el nivel de interrupción que ya se ha atendido en IRR.
8. Búfer en cascada:
   para aumentar la capacidad de manejo de interrupciones, podemos conectar en cascada más pines utilizando el búfer en cascada. Por lo tanto, durante el incremento de la capacidad de interrupción, las líneas CSA se utilizan para controlar múltiples estructuras de interrupción.

El pin SP/EN (Programa esclavo/Búfer de habilitación) está configurado en alto, funciona en modo maestro y en modo esclavo. En el modo sin búfer, el pin SP/EN se usa para especificar si el 8259 funciona como maestro o esclavo y en el modo con búfer, el pin SP/EN se usa como salida para habilitar el bus de datos.