Un procesador X1 que funciona a 2 GHz tiene una canalización de instrucción RISC estándar de 5 etapas que tiene un CPI (ciclos por instrucción) base de uno sin riesgos de canalización. Para un programa P dado que tiene un 30% de instrucciones de bifurcación, los riesgos de control incurren en 2 ciclos de bloqueo por cada bifurcación. Una nueva versión del procesador X2 que funciona a la misma frecuencia de reloj tiene una unidad predictora de bifurcación (BPU) adicional que elimina por completo las paradas para bifurcaciones predichas correctamente. No hay ahorros ni puestos adicionales por predicciones incorrectas. No hay riesgos estructurales ni riesgos de datos para X1 y X2. Si la BPU tiene una precisión de predicción del 80%, la aceleración (redondeada a dos decimales) obtenida por X2 sobre X1 al ejecutar P es ____________.
(A)
1.43
(B)
2.43
(C)
2.54
(D)
1.54
Respuesta: (A)
Explicación:
CPI del Pipeline original X1 = 1 + 0.3*2 = 1.6 Ciclos.
Dado que el 80% de las veces se pueden evitar las paradas en X2,
CPI de la canalización X2 = 1 + 0,3*(1-0,8)*2 = 1,12
Aceleración = CPI (X1)/CPI (X2) = 1,6/1,12 = 1,43
Cuestionario de esta pregunta
Comente a continuación si encuentra algo incorrecto en la publicación anterior
Publicación traducida automáticamente
Artículo escrito por GeeksforGeeks-1 y traducido por Barcelona Geeks. The original can be accessed here. Licence: CCBY-SA