Red de conmutación multietapa: estructura de interconexión en un sistema multiprocesador

En este artículo, cubriremos la estructura de interconexión que se usa comúnmente, pero en esta sección, nos centraremos más en las redes de conmutación de etapas múltiples en detalle. Analicémoslo uno por uno de la siguiente manera.

Descripción general:
los procesadores deben poder compartir un conjunto de módulos de memoria principal y dispositivos de E/S en un sistema multiprocesador. Esta capacidad de compartición puede proporcionarse a través de estructuras de interconexión. La estructura de interconexión que se usa comúnmente se puede dar de la siguiente manera.

1. Tiempo compartido / Bus común (discutido anteriormente)
2. Interruptor de barra transversal
3. Memoria multipuerto
4. Red de conmutación multietapa
5. Sistema Hipercubo

Analicémoslo uno por uno de la siguiente manera.

1. Tiempo compartido / Bus común:
   en un sistema multiprocesador, la interconexión del bus de tiempo compartido proporciona una ruta de comunicación común que conecta todas las unidades funcionales.
    
2. Conmutador de barra cruzada:
   se llega a un punto en el que hay una ruta separada disponible para cada módulo de memoria si se aumenta el número de buses en el sistema de bus común. Crossbar Switch (para multiprocesadores) proporciona una ruta separada para cada módulo.
    
3. Memoria multipuerto:
   en el sistema de memoria multipuerto, la lógica de control, conmutación y arbitraje de prioridad se distribuye a través de la array de interruptores de barra transversal que se distribuye en las interfaces a los módulos de memoria.
    
4. Interconexión de hipercubo: 
   esta es una arquitectura binaria de n-cubos. Aquí podemos conectar 2 ⁿ procesadores y cada uno de los procesadores aquí forma un Node del cubo. Un Node puede ser un módulo de memoria, también una interfaz de E/S, no necesariamente un procesador. El procesador en un Node tiene una ruta de comunicación que va directamente a otros n Nodes (un total de 2 ⁿ Nodes). Hay un total de 2 ⁿ direcciones binarias distintas de n bits.
    
5. Red de conmutación multietapa:

• El interruptor de barra transversal 2×2 se utiliza en la red multietapa. Tiene 2 entradas (A y B) y 2 salidas (0 y 1). Para establecer la conexión entre los terminales de entrada y salida, se asocian las entradas de control C _A y C _B.
   

• La entrada está conectada a la salida 0 si la entrada de control es 0 y la entrada está conectada a la salida 1 si la entrada de control es 1. Este interruptor puede arbitrar entre requests en conflicto. Solo se conectará 1 si tanto A como B requieren el mismo terminal de salida, el otro se bloqueará/rechazará.
• Podemos construir una red de varias etapas utilizando conmutadores 2×2 para controlar la comunicación entre varias fuentes y destinos. La creación de un árbol binario de interruptores de barra cruzada logra las conexiones para conectar la entrada a uno de los 8 destinos posibles.
   

• En el diagrama anterior, P _A y P _B son 2 procesadores y están conectados a 8 módulos de memoria de forma binaria desde 000 (0) a 111 (7) a través de conmutadores. Hay tres niveles desde un origen hasta un destino. Para elegir la salida en un nivel, se asigna un bit a cada uno de los 3 niveles. Hay 3 bits en el número de destino: el primer bit determina la salida del interruptor en el primer nivel, el segundo bit en el segundo nivel y el tercer bit en el tercer nivel.
• Ejemplo: si la fuente es: P _B y el destino es el módulo de memoria 011 (como en la figura): se forma una ruta desde P _B a la salida 0 en el 1.er nivel, la salida 1 en el 2.º nivel y la salida 1 en el 3.er nivel.
• Por lo general, el procesador actúa como fuente y la unidad de memoria actúa como destino en un sistema estrechamente acoplado. El destino es un módulo de memoria. Sin embargo, las unidades de procesamiento actúan como origen y destino en un sistema débilmente acoplado.
• Se pueden hacer muchos patrones utilizando conmutadores 2×2 como redes Omega, Butterfly Network, etc.

Conclusión:
la estructura de interconexión puede decidir el rendimiento general del sistema en un entorno multiprocesador. Para superar la desventaja del sistema de bus común, es decir, la disponibilidad de solo 1 ruta y la reducción de la complejidad (la barra transversal tiene la complejidad de O (n ² )) de otra estructura de interconexión, surgió la red de conmutación de etapas múltiples. Utilizaron interruptores más pequeños, es decir, interruptores 2×2 para reducir la complejidad. Para configurar los interruptores, se pueden usar algoritmos de enrutamiento. Su complejidad y costo son menores que la red de interconexión de barras cruzadas.