Sistemas Operativos | conjunto 14

Se han hecho las siguientes preguntas en el examen GATE CS 2006.

1) Considere tres procesos intensivos en CPU, que requieren 10, 20 y 30 unidades de tiempo y llegan a los tiempos 0, 2 y 6, respectivamente. ¿Cuántos cambios de contexto se necesitan si el sistema operativo implementa un algoritmo de programación inicial con el tiempo restante más corto? No cuente los cambios de contexto en el tiempo cero y al final.
(A) 1
(B) 2
(C) 3
(D) 4

Respuesta (B)
Sean tres procesos P0, P1 y P2 con tiempos de llegada 0, 2 y 6 respectivamente y tiempos de ráfaga de CPU 10, 20 y 30 respectivamente. En el momento 0, P0 es el único proceso disponible, por lo que se ejecuta. En el tiempo 2, llega P1, pero a P0 le queda el menor tiempo restante, por lo que continúa. En el tiempo 6, llega P2, pero a P0 le queda menos tiempo, por lo que continúa. En el momento 10, se programa P1 ya que es el proceso de menor tiempo restante. En el tiempo 30, se programa P2. Solo se necesitan dos cambios de contexto. P0 a P1 y P1 a P2.

2) Un sistema informático admite direcciones virtuales de 32 bits, así como direcciones físicas de 32 bits. Dado que el espacio de direcciones virtuales tiene el mismo tamaño que el espacio de direcciones físicas, los diseñadores del sistema operativo deciden deshacerse por completo de la memoria virtual. ¿Cuál de las siguientes es verdadera?
(A) Ya no es posible la implementación eficiente del soporte multiusuario
(B) La organización de la memoria caché del procesador se puede hacer más eficiente ahora
(C) Ya no se necesita el soporte de hardware para la administración de memoria
(D) La programación de la CPU se puede hacer más eficiente ahora

Respuesta (C)
Para admitir la memoria virtual, se necesita un soporte de hardware especial de la Unidad de administración de memoria . Dado que los diseñadores del sistema operativo deciden deshacerse por completo de la memoria virtual, ya no se necesita soporte de hardware para la gestión de la memoria.

3) Una CPU genera direcciones virtuales de 32 bits. El tamaño de la página es de 4 KB. El procesador tiene un búfer de búsqueda de traducción (TLB) que puede contener un total de 128 entradas de tabla de páginas y es asociativo de 4 vías. El tamaño mínimo de la etiqueta TLB es:
(A) 11 bits
(B) 13 bits
(C) 15 bits
(D) 20 bits

Respuesta (C)
Tamaño de una página = 4KB = 2^12
Número total de bits necesarios para direccionar un marco de página = 32 – 12 = 20
Si hay ‘n’ líneas de caché en un conjunto, la ubicación del caché se llama n-way conjunto asociativo. Dado que TLB es un conjunto asociativo de 4 vías y puede contener un total de 128 (2^7) entradas de tabla de páginas, el número de conjuntos en caché = 2^7/4 = 2^5. Por lo tanto, se necesitan 5 bits para direccionar un conjunto y 15 (20 – 5) bits para etiquetar.

Consulte GATE Corner para ver todos los documentos/soluciones/explicaciones del año anterior, programa de estudios, fechas importantes, notas, etc.

Escriba comentarios si encuentra que alguna de las respuestas/explicaciones es incorrecta, o si desea compartir más información sobre los temas discutidos anteriormente.