Bus de Tiempo Compartido – Estructura de Interconexión en Sistema Multiprocesador

Estructuras de interconexión:
los procesadores deben poder compartir un conjunto de módulos de memoria principal y dispositivos de E/S en un sistema multiprocesador. Esta capacidad de compartición puede proporcionarse a través de estructuras de interconexión. La estructura de interconexión que se usa comúnmente se puede dar de la siguiente manera:

1. Tiempo compartido / Autobús común
2. Interruptor de barra transversal
3. Memoria multipuerto
4. Red de conmutación multietapa (cubierto en la 2.ª parte)
5. Sistema Hipercubo

En este artículo, cubriremos en detalle el tiempo compartido/autobús común.

1. Tiempo compartido/Bus común ( estructura de interconexión en un sistema multiprocesador):
en un sistema multiprocesador, la interconexión del bus de tiempo compartido proporciona una ruta de comunicación común que conecta todas las unidades funcionales como el procesador, el procesador de E/S, la unidad de memoria, etc. La figura a continuación se muestran los múltiples procesadores con una ruta de comunicación común (bus único).

Para comunicarse con cualquier unidad funcional, el procesador necesita el bus para transferir los datos. Para hacerlo, el procesador primero debe ver si el bus está disponible o no al verificar el estado del bus. Si el bus es utilizado por alguna otra unidad funcional, el estado es ocupado, de lo contrario, libre.

Un procesador puede usar el bus solo cuando el bus está libre. El procesador emisor pone la dirección del destino en el bus y la unidad de destino lo identifica. Para comunicarse con cualquier unidad funcional, se emite un comando para decirle a esa unidad qué trabajo se debe realizar. Los otros procesadores en ese momento estarán ocupados en operaciones internas o estarán libres, esperando para llegar al bus.
Podemos usar un controlador de bus para resolver conflictos, si los hay. (El controlador de bus puede establecer la prioridad de diferentes unidades funcionales)
Esta organización multiprocesador de bus único es más fácil de reconfigurar y es simple. Esta estructura de interconexión contiene únicamente elementos pasivos. Las interfaces de bus de las unidades emisora ​​y receptora controlan aquí la operación de transferencia.
Para decidir el acceso al bus común sin conflictos, se pueden utilizar métodos tales como prioridades fijas y estáticas, colas FIFO (First-In-Out) y conexiones en string.

ventajas –

• Económico ya que no se requiere hardware adicional, como un interruptor.
• Simple y fácil de configurar ya que las unidades funcionales están directamente conectadas al bus.

Desventajas –

• El mayor problema con este tipo de configuración es que si ocurre un mal funcionamiento en cualquiera de los circuitos de interfaz de bus, el sistema completo fallará.
• Rendimiento reducido : 
  a la vez, solo un procesador puede comunicarse con cualquier otra unidad funcional.
• Aumento de la lógica de arbitraje :
  a medida que aumenta la cantidad de procesadores y unidades de memoria, aumenta el problema de la contención del bus.

Para resolver las desventajas anteriores, podemos usar dos buses unidireccionales como:

Se requieren ambos buses en una sola operación de transferencia. Aquí, la complejidad del sistema aumenta y la confiabilidad disminuye. La solución es usar múltiples buses bidireccionales.

Múltiples buses bidireccionales:
Los múltiples buses bidireccionales significan que en el sistema hay múltiples buses que son bidireccionales. Permite transbordos simultáneos tantos como autobuses haya disponibles. Pero aquí también se incrementa la complejidad del sistema.

Aparte de la organización, hay muchos factores que afectan el rendimiento del autobús. Están –

• Número de dispositivos activos en el bus.
• Ancho de datos
• Método de detección de errores
• Sincronización de transferencia de datos, etc.

Ventajas de los autobuses bidireccionales múltiples :

• El costo más bajo para el hardware ya que no se necesita ningún dispositivo adicional, como un interruptor.
• Modificar la configuración del sistema de hardware es fácil.
• Menos complejo en comparación con otros esquemas de interconexión, ya que solo hay 2 buses y todos los componentes están conectados a través de esos buses.

Desventajas de los autobuses bidireccionales múltiples:

• La expansión del sistema degradará el rendimiento porque a medida que aumenta el número de unidades funcionales, se requiere más comunicación, pero a la vez solo puede ocurrir 1 transferencia a través de 1 bus.
• La capacidad general del sistema limita la tasa de transferencia y si el bus falla, todo el sistema fallará.
• Adecuado solo para sistemas pequeños.

2. Interruptor de barra cruzada:
se llega a un punto en el que hay una ruta separada disponible para cada módulo de memoria, si se aumenta el número de buses en el sistema de bus común. Crossbar Switch (para multiprocesadores) proporciona una ruta separada para cada módulo.

3. Memoria multipuerto:
en el sistema de memoria multipuerto, la lógica de control, conmutación y arbitraje de prioridad se distribuyen a través de la array de interruptores de barra transversal que se distribuye en las interfaces a los módulos de memoria.

4. Interconexión de hipercubos:
esta es una arquitectura binaria de n cubos. Aquí podemos conectar 2n procesadores y cada uno de los procesadores aquí forma un Node del cubo. Un Node puede ser un módulo de memoria, una interfaz de E/S también, no necesariamente un procesador. El procesador en un Node tiene una ruta de comunicación que va directamente a otros n Nodes (un total de 2n Nodes). Hay un total de 2n direcciones binarias distintas de n bits.

Conclusión:
la estructura de interconexión puede decidir el rendimiento general del sistema en un entorno multiprocesador. Aunque usar un sistema de bus común es mucho más fácil y simple, la disponibilidad de solo 1 ruta es su principal inconveniente y si el bus falla, todo el sistema falla. Para superar esto y mejorar el rendimiento general, evolucionaron la barra cruzada, los puertos múltiples, el hipercubo y luego la red de conmutadores de varias etapas.